7月4日消息，华为核心昨日，发布华为半导体业务总裁何庭波在中科院科技论文预发布平台ChinaXiv上线《面向多层级电子系统的韬定时间缩微理论》V2版本，这是律论“韬（τ）定律”自5月25日正式发布后的首次重大内容更新，标志着该理论从框架提出阶段进入工程实证阶段。升级

韬定律是华为核心华为提出的后摩尔时代半导体演进新范式，核心是发布以系统时间常数τ（信号传输与响应延迟）为统一优化目标，用“时间缩微”替代传统摩尔定律的韬定“几何缩微”，通过器件、律论电路、升级芯片、华为核心系统全栈协同创新，发布在不依赖最先进光刻工艺的韬定前提下，持续提升芯片的律论性能密度与能效比。

相较5月发布的升级V1初稿，V2版本完成了三大核心升级：

一是理论体系完整化。

将原有零散论述整合为8章完整内容，章节逻辑分层更清晰，同时新增τ分层时空模型、LogicFolding逻辑折叠架构、键合界面截面、Unified Bus互连架构、Hi-ONE光引擎等核心技术的原理示意图与实物剖面图，技术路径更具象可追溯。

二是首次补充量产实测数据。

公开了麒麟2026与基准芯片麒麟9030 Pro的电压、工作频率、归一化功耗、芯片面积、功率密度等关键参数，用量产芯片的实际性能表现验证了韬定律的工程落地效果，填补了V1版本重理论、轻实证的空白。

三是细化全场景技术演进路线图。

明确了不同应用场景的技术迭代节点，在移动端场景补充了TSV从顶层金属下移至M6层、多有源层堆叠等中长期演进路径，给出了可落地的技术规划节奏。