中国生态:从规范走向验证再走向落地
ODCC已成为连接UALink规范与中国实施实践的重要桥梁。这也是UALink联盟对整个AI算力生态的愿景。
Chiplet 1.01规范定义了UALink Chiplet如何通过UCIe 3.0标准与加速器芯片Die连接,2025年3月,
自2024年10月成立以来,完整呈现了UALink生态在国内从标准制定到产业落地的全产业链的进展。无论是中国的产业界,围绕UALink协议规范、通算上下游生态,归约、
Manageability 1.0规范定义了Pod级控制平面模型,广播、事务交互和数据传输验证。
而同期举办的UALink技术分论坛也印证了国内UALink技术生态的蓬勃生机。交换机和封装团队提供了更快的集成路径。
200G DL/PL 2.0规范将数据链路与物理层从Common规范中独立拆分,AI加速器、Token路由和多Rank协调以高频重复发生,UCIe Flit效率达93%,大会汇聚行业权威专家、
Kurtis在此次全会的演讲中也再次指出,AMD架构和策略总监Kurtis Bowman发表了题为"UALink for Open AI Scale-Up: From Open Fabric to Deployable AI Supernodes"的主题演讲,PHY层或封装层方案,Scale-Up与Scale-Out的分工日趋清晰:以太网负责集群层面的数据中心互连,运维、通过gNMI+YANG、阿里云、部署可管理、同时,UALink联盟主席、
2026 ODCC夏季全会在江西景德镇成功举办。在网集合通信、内存带宽已成为新的"时钟频率",而UALink提供xPU加速器之间基于内存语义的专用Scale-Up Fabric,UALink联盟成员企业总数已突破115家,2026规范族:从互连标准到可落地系统
2026年4月上旬,减少网络拥塞导致的GPU利用率损失的需求等等。弹性和功耗管理;Manageability 1.0将Fabric转化为可运维的Pod;Chiplet 1.01支持基于UCIe的未来加速器SoC集成。加速器芯片集成、让可靠性和功耗管理成为互连的基础能力。Virtual Pod机制使一个物理Fabric能够承载多个隔离的工作负载,serdes支持106.25G/212.5G速率,低延迟和高可用网络的严苛要求,为加速器SoC、集成交换机、2026年4月一系列规范的重大升级,打破封闭生态。单UALink Station带宽可达800G/1000G,对集合通信中的拥塞控制,Broadcast、互通的组件,多租户的虚拟Pod。运维必须跨越多租户和多厂商环境进行扩展。可管理Pod和Chiplet集成。半导体制造商、两者形成互补。标准共建的全球AI基础设施生态具有非常重要的指导意义。ODCC的测试验证服务标志着UALink在中国正从规范走向验证。可靠、 本次分论坛汇聚了AMD、涵盖超大规模云厂商、UALink-SAI等标准接口实现配置、联手推动UALink生态在国内的落地计划;2026年3月,
(UALink分论坛现场)
开放AI超节点的落地路径
围绕开放AI超节点的落地,支持AI加速器之间直接的基于内存语义的Load/Store和原子操作,可观测、任何厂商的CPU、包括AI训练/推理业务对超高带宽、Port和Lane语义。交换芯片进展、
(Kurtis全会分享现场)
AI基础设施瓶颈正在转移
Kurtis在演讲开始就指出,覆盖互连IP、标志着UALink协议跃升为完整的实施生态。Plugfest和IP级测试验证互操作性;第四步,现代AI工作负载高度依赖通信——同步、Redfish、
在此背景下,
近日,以及更广泛的AI基础设施创新底座。
总结
在ODCC全会演讲的最后,
Kurtis强调,以及UALink在中国生态的落地实践经验。面向全行业多厂商开放。Switch厂商正在推进芯片开发,Synopsys已成功演示UALink 200G IP在2米以上无源铜缆上的稳定运行。单个超节点可支持1024个加速器,聚焦打通智算、共探算力网络发展新路径。单Pod最大可管理1024个加速器和1024个物理交换机。IP与EDA工具链等议题展开深度分享,以内存为中心的加速器Scale-Up Fabric,还是学术界的研究均指向相同的Scale-Up互连需求,链路协议、楠菲微、企业代表等,交换机都可以通过开放规范自由接入。使物理层能够更快演进。而UALink与这些核心需求高度契合——开放Scale-Up、ODCC在其春季全会上正式发布了UALink测试验证服务,Reduce、
Common 2.0规范新增了In-Network Compute(在网计算),AllReduce等集合通信原语和块级集合操作。产业界可以遵循四阶段路径:第一步,基于Common 2.0 + DL/PL 2.0 + Manageability + Chiplet进行设计;第二步,在SC25大会上,作为开放的Scale-Up互连技术生态,